• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明大體上係關於一種肖特基二極體(Schottky diode)，其具有一基板、一設置在該基板上之漂移層及一設置在該漂移層之一作用區上之肖特基層(Schottky layer)。該肖特基層之金屬及該漂移層之半導體材料經選擇以在該漂移層與該肖特基層之間設置低遮障高度的肖特基接面(Schottky junction)。
    公开号:TW201324790A
    申请号:TW101133195
    申请日:2012-09-11
    公开日:2013-06-16
    发明作者:傑森 派崔克 哈尼；張清純；柳世衡；安那 阿加娃；約翰 威廉斯 帕驀爾；史考特 亞倫
    申请人:克立公司；
    IPC主号:H01L29-00
    专利说明:
    肖特基二極體
    本發明係關於半導體器件。 相關申請案之交叉引用
    本申請案與以下相關：與本申請案同時申請之題為「EDGE TERMINATION STRUCTURE EMPLOYING RECESSES FOR EDGE TERMINATION ELEMENTS」的美國實用專利申請案第＿＿＿號；及與本申請案同時申請之題為「SCHOTTKY DIODE EMPLOYING RECESSES FOR ELEMENTS OF JUNCTION BARRIER ARRAY」的美國實用專利申請案第＿＿＿號，其揭示內容以全文引用的方式併入本文中。
    肖特基二極體(Schottky diode)利用金屬-半導體接面，其設置肖特基遮障(Schottky barrier)且在金屬層與摻雜半導體層之間產生。對於具有N型半導體層之肖特基二極體，金屬層充當陽極，且N型半導體層充當陰極。一般而言，肖特基二極體如傳統p-n二極體般藉由容易地使正向偏置方向之電流通過且阻斷反向偏置方向之電流而發揮作用。相對於p-n二極體，設置在金屬-半導體接面處之肖特基遮障提供兩個獨特優勢。第一，肖特基遮障伴隨有較低遮障高度，此與較低正向壓降相關。因此，接通器件且使電流沿正向偏置方向流動需要較小正向電壓。第二，肖特基遮障之電容一般小於類似p-n二極體。相較於p-n二極體，較低電容轉化為較高轉換速度。肖特基二極體為多數載流子器件且不展現引起轉換損失之少數載流子性能。
    令人遺憾地，肖特基二極體傳統上具有相對較低的反向偏置額定電壓及較高的反向偏置漏電流。近年來，Cree,Inc.(Durham,NC)已引入一系列由碳化矽基板及磊晶層形成之肖特基二極體。藉由提高反向偏置額定電壓、降低反向偏置漏電流且提高正向偏置電流之操作，此等器件已經且繼續推進著現有技術水準。然而，仍需要進一步改良肖特基器件(Schottky device)效能以及降低此等器件之成本。
    本發明大體上係關於一種肖特基二極體，其具有一基板、一設置在該基板上之漂移層及一設置在該漂移層之一作用區上之肖特基層。該肖特基層之金屬及該漂移層之半導體材料經選擇以在該漂移層與該肖特基層之間設置低遮障高度的肖特基接面。
    在一個實施例中，肖特基層由鉭(Ta)形成且漂移層由碳化矽形成。因此，肖特基接面之遮障高度可小於0.9電子伏特(electron volt)。其他材料亦適用於形成肖特基層及漂移層。
    在另一實施例中，漂移層具有與作用區有關之第一表面且設置邊緣終端區。邊緣終端區與作用區實質上側向相鄰，且在某些實施例中，可完全或實質上包圍作用區。漂移層摻雜有第一導電類型之摻雜材料，且邊緣終端區可包括自第一表面延伸至漂移層中之邊緣終端凹陷。邊緣終端結構(諸如數個同心保護環)可在邊緣終端凹陷之底表面中形成。摻雜孔可在漂移層中在邊緣終端凹陷之底部形成。
    在另一實施例中，基板相對較厚，因為在基板之頂表面上形成上部磊晶結構，包括漂移層及肖特基層。在形成整個或至少一部分上部磊晶結構之後，移除基板之底部以使基板有效「變薄」。因此，所得肖特基二極體具有變薄之基板，其中可在變薄之基板的底部上形成陰極觸點。在肖特基層上形成陽極觸點。
    在其他實施例中，可在漂移區中正位在肖特基層下方設置接面遮障陣列且可在漂移層中圍繞整個或一部分作用區設置台面保護環。接面遮障陣列元件、保護環及台面保護環一般為漂移層中之摻雜區。為了增加此等摻雜區之深度，可在漂移層中欲形成接面遮障陣列元件、保護環及台面保護環之表面中形成個別凹陷。一旦在漂移層中形成凹陷後，即圍繞凹陷及在凹陷底部摻雜此等區域以形成各別接面遮障陣列元件、保護環及台面保護環。
    熟習此項技術者應在閱讀以下實施方式後聯繫隨附圖式瞭解本發明之範疇且認識到其其他態樣。
    併入本說明書中且形成本說明書之一部分的隨附圖式說明本發明之數個態樣且與實施方式一起用於說明本發明之原理。
    下文所述之實施例呈現使熟習此項技術者能夠實踐本發明且說明實踐本發明之最佳模式的必需資訊。根據隨附圖式閱讀以下實施方式後，熟習此項技術者應瞭解本發明之構思且應認識到本文中未特別提出此等構思之應用。應瞭解，此等構思及應用屬於本發明及隨附申請專利範圍之範疇。
    應瞭解，當一元件(諸如一個層、區域或基板)被稱作「在」另一元件「上」或「在」另一元件「上」延伸時，其可直接在另一元件上或直接在另一元件上延伸，或亦可存在插入元件。相比之下，當一元件被稱作「直接在」另一元件「上」或「直接在」另一元件「上」延伸時，不存在插入元件。亦應瞭解，當一元件被稱作「連接」或「耦接」於另一元件時，其可直接連接或耦接於另一元件，或可存在插入元件。相比之下，當一元件被稱作「直接連接」或「直接耦接」於另一元件時，不存在插入元件。
    本文中可使用諸如「下方」或「上方」、或「上部」或「下部」、或「水平」或「垂直」之關係術語來描述如諸圖中所說明的一個元件、層或區域與另一元件、層或區域之關係。應瞭解，除圖中所示之定向以外，此等術語及上文所述者意欲涵蓋器件之不同定向。
    首先，結合圖1提供例示性肖特基二極體10之整體結構的概述。在結構概述後為肖特基二極體10之各種結構及功能態樣之詳情以及製造圖1之肖特基二極體10之例示性方法。值得注意的是，本文所述之實施例將其中各種半導體層或元件描述為摻雜有N型或P型摻雜材料。摻雜有N型或P型材料表明層或元件分別具有N型或P型導電性。N型材料具有多數平衡濃度之帶負電電子，且P型材料具有多數平衡濃度之帶正電電洞。各種層或元件之摻雜濃度可定義為輕度摻雜、常規摻雜或重度摻雜。此等術語為意欲使一個層或元件之摻雜濃度與另一層或元件相關的關係術語。
    此外，以下描述集中於將N型基板及漂移層用於肖特基二極體；然而，本文所提供之構思同樣適用於具有P型基板及漂移層之肖特基二極體。因此，所揭示實施例中各層或元件之摻雜電荷可能相反以產生具有P型基板及漂移層之肖特基二極體。此外，在必定不會背離本發明之構思的情況下，可使用任何可用技術由一或多個磊晶層形成本文所述之任何層且可在本文所述層之間添加未描述之其他層。
    如圖所示，肖特基二極體10在基板12上形成且具有存在於邊緣終端區16內之作用區14，邊緣終端區16可(但並非必須)完全或實質上包圍作用區14。陰極觸點18沿基板12之底面形成且可延伸至作用區14與邊緣終端區16之下方。可在基板12與陰極觸點18之間設置陰極歐姆層20以有利於其之間的低阻抗耦合。漂移層22沿基板12之頂面延伸。漂移層22、陰極觸點18及陰極歐姆層20可沿作用區14與邊緣終端區16兩者延伸。
    在作用區14中，肖特基層24存在於漂移層22之頂表面上，且陽極觸點26存在於肖特基層24上。如圖所示，可在肖特基層24與陽極觸點26之間設置遮障層28以阻止肖特基層24及陽極觸點26中之一者的材料擴散至另一者中。值得注意的是，作用區14實質上對應於肖特基二極體10之肖特基層24存在於漂移層22上之區域。僅出於說明之目的，假定基板12及漂移層22為碳化矽(SiC)。下文進一步描述此等及其他層之其他材料。
    在所說明之實施例中，基板12經N型材料重度摻雜且漂移層22相對經輕度摻雜。漂移層22可實質上經均勻摻雜或以梯度方式摻雜。舉例而言，漂移層22之摻雜濃度可自基板12附近之相對較重度之摻雜轉變為鄰近肖特基層24之漂移層22頂表面附近的較輕度之摻雜。下文進一步提供摻雜詳情。
    在肖特基層24下，沿漂移層22之頂表面設置複數個接面遮障(JB)元件30。用P型材料摻雜漂移層22中之所選區域形成此等JB元件30。因此，各JB元件30自漂移層22之頂表面延伸至漂移層22中。JB元件30一起形成JB陣列。JB元件30可呈現各種形狀，如圖2至圖5所說明。如圖2所說明，各JB元件30為單個長型拉伸條狀物，其實質上延伸穿過作用區14，其中JB陣列為複數個並列JB元件30。在圖3中，各JB元件30為短型拉伸短劃線狀物，其中JB陣列具有並列短劃線狀物，其具有經線性對準以延伸穿過作用區14之多個短劃線狀物。在圖4中，JB元件30包括複數個拉伸條狀物(30')及複數個島狀物(30")。如下文進一步描述，拉伸條狀物及島狀物可具有實質上相同或實質上不同的摻雜濃度。在圖5中，JB元件30包括較小圓形島狀物陣列以及複數個較大矩形島狀物，後者與較小圓形島狀物陣列均勻地分散在一起。熟習此項技術者在閱讀本文所提供之揭示內容後應瞭解JB元件30及由其形成之最終JB陣列的其他形狀及組態。
    繼續參考圖1以及圖2至圖5，邊緣終端區16包括在漂移層22之頂表面中形成且實質上包圍作用區14之凹陷通道。此凹陷通道被稱作邊緣終端凹陷32。邊緣終端凹陷32之存在提供由漂移層22中之邊緣終端凹陷32包圍的台面。在所選實施例中，邊緣終端凹陷32之表面與台面之底表面之間的距離為約0.2微米(micron)至0.5微米且可能為約0.3微米。
    在漂移層22之存在於邊緣終端凹陷32之底表面下方的一部分中形成至少一個凹陷孔34。凹陷孔34藉由用P型材料輕度摻雜漂移層22之存在於邊緣終端凹陷32之底表面下方的一部分而形成。因此，凹陷孔34為漂移層22內之經輕度摻雜的P型區。沿邊緣終端凹陷32之底表面且在凹陷孔34內，形成複數個同心保護環36。保護環36藉由用P型摻雜材料重度摻雜凹陷孔34之相應部分而形成。在所選實施例中，保護環彼此隔開且自邊緣終端凹陷32之底表面延伸至凹陷孔34中。
    除存在於邊緣終端凹陷32中之保護環36以外，可圍繞由邊緣終端凹陷32形成之台面的外周設置台面保護環38。台面保護環38藉由用P型材料重度摻雜台面之頂表面的外部而形成，使得台面保護環38圍繞作用區14之外周形成且延伸至台面中。儘管在圖2至圖5中示為實質上呈矩形，但邊緣終端凹陷32、保護環36及台面保護環38可具有任何形狀，且一般將對應於作用區14之外周的形狀，其在所說明實施例中為矩形。此三個元件各可圍繞作用區14提供連續或斷開(亦即短劃線狀、虛線狀或其類似形狀)之環。
    在第一實施例中，圖6提供作用區14之一部分的放大圖且用於幫助鑑別在操作肖特基二極體10期間開始發揮作用之各種p-n接面。對於此實施例，假定JB元件為拉伸條狀物(如圖2所說明)。在JB元件30存在下，圍繞作用區14存在至少兩種接面。第一種稱作肖特基接面J1，且為肖特基層24與漂移層22之頂表面中不具有JB元件30之部分之間的任何金屬-半導體(m-s)接面。換言之，肖特基接面J1為肖特基層24與漂移層之頂表面中兩個相鄰JB元件30或一個JB元件30與台面保護環38(未示)之間的部分之間的接面。第二種稱作JB接面J2，且為JB元件30與漂移層22之間的任何p-n接面。
    當使肖特基二極體10正向偏置時，肖特基接面J1接通，隨後JB接面J2接通。在低正向電壓下，肖特基二極體10中之電流傳輸主要為穿過肖特基接面J1注入多數載流子(電子)。因此，肖特基二極體10如傳統肖特基二極體般發揮作用。在此組態中，幾乎無少數載流子注入，因此無少數電荷。因此，肖特基二極體10能夠在正常操作電壓下具有快速轉換速度。
    當使肖特基二極體10反向偏置時，與JB接面J2相鄰形成之空乏區擴大而阻斷穿過肖特基二極體10之反向電流。因此，擴大之空乏區用於保護肖特基接面J1且限制肖特基二極體10中之反向漏電流。在JB元件30存在下，肖特基二極體10如PIN二極體般起作用。
    在另一實施例中，圖7提供作用區14之一部分的放大圖且用於幫助鑑別在操作肖特基二極體10期間開始發揮作用之各種p-n接面。對於此實施例，假定存在兩種JB元件30：較低摻雜之條狀JB元件30'及較高摻雜之島狀JB元件30"(如圖4所說明)。同樣，肖特基接面J1為肖特基層24與漂移層之頂表面中兩個相鄰JB元件30或一個JB元件30與台面保護環38(未示)之間的部分之間的任何金屬-半導體接面。第一JB接面J2為條狀JB元件30'與漂移層22之間的任何p-n接面。第二JB接面J3為島狀JB元件30"與漂移層22之間的任何p-n接面。在此實施例中，假定條狀JB元件30'摻雜有濃度與島狀JB元件30"相同或低於島狀JB元件30"之P型材料。
    肖特基二極體10之作用區14中由較低摻雜JB元件30'及較高摻雜JB元件30"佔據之表面積與作用區14之總表面積的比率會影響肖特基二極體10之反向漏電流與正向壓降。舉例而言，若由較低及較高摻雜JB元件30'、30"佔據之面積相對於作用區14之總面積增加，則反向漏電流可能減少，但肖特基二極體10之正向壓降可能增加。因此，作用區14中由較低及較高摻雜JB元件30'及30"佔據之表面積的比率之選擇可能需要在反向漏電流與正向壓降之間權衡。在一些實施例中，作用區14中由較低及較高摻雜JB元件30'及30"佔據之表面積與作用區14之總表面積的比率可為約2%至40%。
    當使肖特基二極體10正向偏置超過第一臨限值時，肖特基接面J1在第一JB接面J2及第二JB接面J3前接通，且肖特基二極體10在低正向偏壓下展現傳統肖特基二極體性能。在低正向偏壓下，肖特基二極體10之操作主要為穿過肖特基接面J1之多數載流子注入。由於在正常操作條件下不存在少數載流子注入，故肖特基二極體10可具有極快速轉換的能力，此一般為肖特基二極體之特徵。
    如所指明，肖特基接面J1之接通電壓低於第一及第二JB接面J2、J3之接通電壓。較低及較高摻雜JB元件30'、30"可經設計以使得在正向偏壓持續升高而超過第二臨限值時第二JB接面J3將開始導電。當正向偏壓升高而超過第二臨限值時，諸如在電流穿過肖特基二極體10之情況下，第二JB接面J3將開始導電。第二JB接面J3開始導電後，肖特基二極體10之操作主要為穿過第二接面J3之少數載流子的注入及複合。在此情況下，肖特基二極體10之導通電阻可能降低，此又會降低肖特基二極體10在既定電流水準下所消耗之功率的量且可幫助阻止熱逸散。
    在反向偏置條件下，由第一及第二JB接面J2及J3形成之空乏區可擴大而阻斷穿過肖特基二極體10之反向電流，從而保護肖特基接面J1且限制肖特基二極體10中之反向漏電流。同樣，在反向偏置時，肖特基二極體10可實質上如PIN二極體般發揮作用。
    值得注意的是，本發明之一些實施例的肖特基二極體10之電壓阻斷能力由較低摻雜JB元件30'之厚度及摻雜決定。當將足夠大的反向電壓施加於肖特基二極體10時，較低摻雜JB元件30'中之空乏區將擊穿至與漂移層22有關之空乏區。因此，允許大反向電流流過肖特基二極體10。當較低摻雜JB元件30'分佈在整個作用區14中時，此反向崩潰可得以均勻分佈且控制以使得其不會破壞肖特基二極體10。實質上，肖特基二極體10之崩潰侷限於較低摻雜JB元件30'之擊穿部位，從而產生穿過作用區14均勻分佈之崩潰電流。因此，肖特基二極體10之崩潰特徵可經控制以使得可耗散大反向電流而不會破壞或毀壞肖特基二極體10。在一些實施例中，較低摻雜JB元件30'之摻雜可經選擇以使得擊穿電壓略小於最大反向電壓，若非如此，肖特基二極體10之邊緣終端可支撐該最大反向電壓。
    圖1中所示之邊緣終端區16的設計進一步增強肖特基二極體10之正向及反向電流與電壓特徵。值得注意的是，尤其在反向電壓升高時，電場趨向於圍繞肖特基層24之外周形成。隨著電場增加，反向漏電流增加，反向崩潰電壓降低，且當超過崩潰電壓時控制雪崩電流之能力降低。此等特徵各與提供具有低反向漏電流、高反向崩潰電壓及受控之雪崩電流的肖特基二極體10所需相反。
    幸運的是，圍繞肖特基層24或作用區14設置保護環36一般趨向於減少圍繞肖特基層24之外周的電場之形成。在所選實施例(諸如圖1所示之實施例)中，在存在於邊緣終端凹陷32底部之摻雜凹陷孔34中設置保護環36已證實可相較於在漂移層22之頂表面中及在設置JB元件30之同一平面中簡單設置保護環36更顯著減少此等電場之形成。使用台面保護環38更進一步地提供場抑制。儘管未特定說明，但台面保護環38可包裹在漂移層22中所形成之台面的邊緣上且延伸至邊緣終端凹陷32中。在該種實施例中，台面保護環38可能與或可能不與另一保護環36組合，兩者通常彼此隔開。
    因此，邊緣終端區16及JB元件30之設計在確定肖特基二極體10之正向及反向電流與電壓特徵中起重要作用。如下文更詳細描述，使用離子植入形成JB元件30、保護環36、台面保護環38及凹陷孔34，其中將適當摻雜材料之離子植入漂移層22之暴露頂表面中。申請者已發現，使用較深摻雜區形成JB元件30、保護環36、台面保護環38及甚至凹陷孔34已證實可提供圍繞肖特基層24之極佳電場抑制以及甚至進一步改良之電流及電壓特徵。令人遺憾的是，當漂移層22由略微抵抗離子植入之材料(諸如SiC)形成時，產生以相對均勻及受控方式摻雜之相對深度摻雜的區域具有挑戰性。
    參考圖8，根據另一實施例說明肖特基二極體10之漂移層22及肖特基層24。如圖所示，JB元件30、保護環36及台面保護環38各在漂移層22中圍繞經蝕刻至漂移層22之頂表面中的相應凹陷形成。在作用區14中，將複數個JB元件凹陷40及台面保護環38蝕刻至漂移層22中。在邊緣終端區16中，在漂移層22中蝕刻邊緣終端凹陷32，隨後，在邊緣終端凹陷32之底表面中將保護環凹陷42蝕刻至漂移層22中。必要時，凹陷孔34可藉由選擇性摻雜邊緣終端凹陷32而形成。一旦JB元件凹陷40、保護環凹陷42、台面保護環凹陷44及邊緣終端凹陷32形成後，即選擇性摻雜沿凹陷側面及在凹陷底部之區域以形成杯狀或槽狀JB元件30、保護環36及台面保護環38。藉由將凹陷蝕刻至漂移層22中，各別JB元件30、保護環36及台面保護環38可在漂移層22中更深處形成。正如所述，此尤其有益於SiC器件。各種JB元件凹陷40、保護環凹陷42及台面保護環凹陷44之深度及寬度可相同或不同。當描述特定凹陷之寬度時，寬度指具有寬度、長度及深度之凹陷的較窄側向尺寸。在一個實施例中，任何凹陷之深度為至少0.1微米且任何凹陷之寬度為至少0.5微米。在另一實施例中，凹陷之深度為至少1.0微米且任何凹陷之寬度為至少3.0微米。
    參考圖9，提供採用JB元件凹陷40、保護環凹陷42及台面保護環凹陷44之另一實施例。然而，在此實施例中，無邊緣終端凹陷32、台面保護環凹陷44或台面保護環38。替代地，在與JB元件凹陷40之同一平面上形成保護環凹陷42，且沿此等凹陷之側面及在此等凹陷之底部形成JB元件30及保護環36。在圖7及圖8之實施例中之任一者中，視情況存在凹陷孔34。
    儘管以上實施例係關於肖特基二極體10，但邊緣終端區16之所有預期結構及設計(包括凹陷孔34、保護環36及保護環凹陷42之結構及設計)均同樣適用於圍繞作用區之外周具有不利場效應的其他半導體器件。可能受益於邊緣終端區16之預期結構及設計的例示性器件包括各種場效電晶體(FET)、絕緣閘雙極電晶體(IGBT)及閘極截止閘流體(GTO)。
    影響肖特基二極體10之正向及反向電流與電壓特徵的另一特徵為與肖特基接面J1(圖6及圖7)有關之遮障高度，肖特基接面J1同樣為金屬肖特基層24與半導體漂移層22之間的金屬-半導體接面。當金屬層(諸如肖特基層24)緊密接近半導體層(諸如漂移層22)時，兩個層之間產生天然電位遮障。與肖特基接面J1有關之遮障高度對應於天然電位遮障。在不施加外加電壓時，此天然電位遮障阻止大部分電荷載流子(電子或電洞)自一層移動至另一層。當施加外加電壓時，半導體層視角之天然電位遮障將有效提高或降低。值得注意的是，當施加外加電壓時，金屬層視角之電位遮障將無變化。
    當使具有N型漂移層22之肖特基二極體10正向偏置時，在肖特基層24處施加正電壓會有效降低天然電位遮障且使電子自半導體流過金屬-半導體接面。天然電位遮障之大小及因此的遮障高度與克服天然電位遮障且使電子自半導體層流至金屬層所需之電壓量有關。實際上，在使肖特基二極體正向偏置時，電位遮障降低。當使肖特基二極體10反向偏置時，電位遮障大大提高且用於阻斷電子流動。
    用於形成肖特基層24之材料很大程度上決定著與肖特基接面J1有關之遮障高度。在諸多應用中，低遮障高度為較佳。較低遮障高度允許以下項之一。第一，具有較小作用區14之較低遮障高度器件可經研製而具有與具有較大作用區14及較高遮障高度之器件相同的正向接通及操作電流及額定電壓。換言之，在既定電流下，具有較小作用區14之較低遮障高度器件可支撐與具有較高遮障高度及較大作用區14之器件相同的正向電壓。或者，在處置與較高遮障高度的器件相同或類似之電流時，當兩種器件具有相同尺寸之作用區14時，較低遮障高度的器件可具有較低正向接通及操作電壓。較低遮障高度亦降低器件之正向偏置導通電阻，從而幫助使器件更有效且產生較少熱，而熱可能對器件具有破壞性。在採用SiC漂移層22之肖特基應用中與低遮障高度有關之例示性金屬(包括合金)包括(但不限於)鉭(Ta)、鈦(Ti)、鉻(Cr)及鋁(Al)，其中鉭與族群中之最低遮障高度有關。該等金屬被定義為能夠提供低遮障高度之金屬。儘管遮障高度隨用於肖特基層24之金屬、用於漂移層22之材料及可能的漂移層22中之摻雜程度而變化，但在特定實施例中可達成之例示性遮障高度為小於1.2電子伏特(eV)、小於1.1 eV、小於1.0 eV、小於0.9 eV及小於約0.8 eV。
    現轉至圖10-24，提供製造肖特基二極體10(諸如圖1所說明之肖特基二極體)之例示性方法。在此實例中，假定JB元件30為拉伸條狀物，如圖2所說明。經由描述該方法，概述例示性材料、摻雜類型、摻雜程度、結構尺寸及所選替代物。此等態樣僅為說明性的，且此處及隨後申請專利範圍中所揭示之構思並不限於此等態樣。
    如圖10所示，該方法藉由提供N摻雜單晶4H SiC基板12起始。基板12可具有各種結晶多型，諸如2H、4H、6H、3C及其類似物。基板亦可由其他材料系統形成，諸如氮化鎵(GaN)、砷化鎵(GaAs)、矽(Si)、鍺(Ge)、SiGe及其類似物。在一個實施例中，N摻雜SiC基板12之電阻率為約10毫歐-公分(milliohm-cm)至30毫歐-公分。初始基板12之厚度可為約200微米至500微米。
    如圖11所示，可在基板12上生長漂移層22且當場摻雜，其中漂移層22在其生長時用N型摻雜材料摻雜。值得注意的是，在形成漂移層22前可在基板12上形成一或多個緩衝層(未示)。緩衝層可用作晶核層且相對經N型摻雜材料重度摻雜。在某些實施例中，緩衝層可在0.5微米至5微米範圍內。
    漂移層22可整個相對均勻地經摻雜或可整個地或在其一部分中採用梯度摻雜。對於均勻摻雜之漂移層22，在一個實施例中，摻雜濃度可為約2×1015 cm-3至1×1016 cm-3。對於梯度摻雜，摻雜濃度在基板12附近漂移層22底部最高且在肖特基層24附近漂移層22頂部最低。摻雜濃度一般以逐步或連續方式自漂移層22之底部或底部附近之一個點至漂移層22之頂部或頂部附近之一個點降低。在採用梯度摻雜之一個實施例中，漂移層22之下部可以約1×1015 cm-3之濃度摻雜且漂移層22之上部可以約5×1016 cm-3之濃度摻雜。在採用梯度摻雜之另一實施例中，漂移層22之下部可以約5×1015 cm-3之濃度摻雜且漂移層22之上部可以約1×1016 cm-3之濃度摻雜。
    在所選實施例中，視所要反向崩潰電壓而定，漂移層22可為4微米至10微米厚。在一個實施例中，漂移層22為每100伏特(volt)所要反向崩潰電壓約1微米厚。舉例而言，反向崩潰電壓為600伏特之肖特基二極體10可具有厚度為約6微米之漂移層22。
    一旦形成漂移層22後，如圖12所示，蝕刻頂表面以產生邊緣終端凹陷32。邊緣終端凹陷32之深度及寬度將基於所要器件特徵而變化。在反向崩潰電壓為600 V且可處置50 A之持續正向電流的肖特基二極體10之一個實施例中，邊緣終端凹陷32之深度為約0.2微米至0.5微米且寬度為約10微米至120微米，此最終取決於器件所用保護環36之數目。
    隨後，如圖13所示，藉由用P型材料選擇性植入漂移層22中存在於邊緣終端凹陷32之底部的一部分來形成凹陷孔34。舉例而言，反向崩潰電壓為600伏特且能夠處置50 A之持續正向電流的肖特基二極體10可具有以約5×1016 cm-3至2×1017 cm-3之濃度輕度摻雜的凹陷孔34。凹陷孔34可為約0.1微米至0.5微米深且寬度實質上對應於邊緣終端凹陷32之寬度。
    一旦形成凹陷孔34後，如圖14所示，藉由用P型材料選擇性植入漂移層22頂表面之相應部分(包括邊緣終端凹陷32之底表面)來形成JB元件30、台面保護環38及保護環36。JB元件30、台面保護環38及保護環36相對地經重度摻雜且可使用相同離子植入方法同時形成。在一個實施例中，反向崩潰電壓為600伏特且能夠處置50 A之持續正向電流的肖特基二極體10可具有均以約5×1017 cm-3至5×1019 cm-3之濃度摻雜的JB元件30、台面保護環38及保護環36。在其他實施例中，此等元件可以不同濃度使用相同或不同離子植入方法摻雜。舉例而言，如圖4及圖5中所設置，當JB元件30之JB陣列包括不同形狀或尺寸時，或在不同JB元件30具有不同深度時。基於所要器件特徵，相鄰JB元件30之間、台面保護環38與JB元件30之間及相鄰保護環36之間的深度及間隔可變化。舉例而言，此等元件之深度可在0.2微米至大於1.5微米範圍內，且各別元件可彼此隔開約1微米至4微米。
    對於如圖8及圖9中所說明之採用JB元件凹陷或台面保護環凹陷44或保護環凹陷42之實施例，各別JB元件30、台面保護環38及保護環36更易於形成在漂移層22中較深處。對於由SiC形成之漂移層22，各別凹陷之深度可為約0.1微米至1.0微米，且寬度為約1.0微米至5.0微米。因此，如自漂移層22之頂表面量測，JB元件30、台面保護環38及保護環36之總深度可容易地延伸至0.5微米至1.5微米之深度。
    如圖15所說明，在漂移層22之頂表面(包括邊緣終端凹陷32之底表面)上形成熱氧化物層46。對於SiC漂移層22，氧化物為二氧化矽(SiO2)。熱氧化物層46可充當鈍化層，其有助於保護漂移層22及其中形成之各種元件或有助於展現其效能。隨後，如圖16所示，移除熱氧化物層46中與作用區14有關之部分，形成肖特基凹陷48，在肖特基凹陷48中將形成肖特基層24。
    一旦形成肖特基凹陷48後，如圖17所說明，在漂移層22中由肖特基凹陷48暴露之部分上形成肖特基層24。肖特基層24之厚度將基於所要器件特徵及用於形成肖特基層24之金屬而變化，但一般將為約100埃(angstrom)至4500埃。對於所提及之600 V器件，由鉭(Ta)形成之肖特基層24可為約200埃至1200埃；由鈦(Ti)形成之肖特基層24可為約500埃至2500埃；且由鋁(Al)形成之肖特基層24可為約3500埃至4500埃。如上所述，鉭(Ta)與極低遮障高度有關，尤其在與SiC組合使用形成肖特基接面時。鉭亦對SiC極穩定。
    視用於肖特基層24之金屬及欲形成之陽極觸點26而定，如圖18所示，可在肖特基層24上形成一或多個遮障層28。遮障層28可由鈦鎢合金(TiW)、鈦鎳合金(TiN)、鉭(Ta)及任何其他適合材料形成，且在所選實施例中，可為約75埃至400埃厚。遮障層28有助於阻止用於形成肖特基層24之金屬與欲形成之陽極觸點26之間的擴散。值得注意的是，在某些實施例(其中肖特基層24為鉭(Ta)且欲形成之陽極觸點26由鋁(Al)形成)中不使用遮障層28。遮障層28一般有益於肖特基層24為鈦(Ti)且欲形成之陽極觸點26由鋁(Al)形成之實施例。
    隨後，如圖19所示，在肖特基層24或(若存在時)遮障層28上形成陽極觸點26。陽極觸點26一般相對較厚，由金屬形成且充當肖特基二極體10之陽極的接合墊。陽極觸點26可由鋁(Al)、金(Au)、銀(Ag)及其類似物形成。
    隨後如圖20所說明，至少在熱氧化物層46及陽極觸點26之暴露表面上形成包封層50。包封層50可為氮化物(諸如氮化矽(SiN))且充當保形塗層以保護下伏層免受不利環境條件影響。為進一步防止刮擦或類似機械破壞，如圖21所說明，可在包封層50上設置聚醯亞胺層52。移除聚醯亞胺層52之中心部分以在包封層50上設置陽極孔54。在此實例中，聚醯亞胺層52用作蝕刻遮罩，其具有在陽極觸點26上居中之陽極孔54。隨後，如圖22所說明，移除包封層50中由陽極孔54暴露之部分以暴露陽極觸點26之頂表面。最終，接合線或其類似物可經由包封層50中之陽極孔54焊接或以別的方式連接於陽極觸點26之頂表面。
    此時，加工自肖特基二極體10之前側(頂部)轉換至肖特基二極體10之後側(底部)。如圖23所說明，實質上藉由經由研磨、蝕刻或類似方法移除基板12之底部來使基板12變薄。對於600 V參考肖特基二極體10，在第一實施例中，基板12可薄化至厚度為約50微米至200微米，且在第二實施例中，厚度為約75微米至125微米。使基板12變薄或採用薄基板12會降低肖特基二極體10之陽極與陰極之間的總電阻及熱阻，且使器件可無需過加熱即能處置較高電流密度。
    最終，如圖24所說明，用歐姆金屬(諸如鎳(Ni))、矽化鎳(NiSi)及鋁化鎳(NiAl)在變薄之基板12的底部上形成陰極歐姆層20。在使用聚醯亞胺層52之實施例中，陰極歐姆層20可經雷射退火來替代在高溫下烘烤整個器件而使歐姆金屬退火。雷射退火使得歐姆金屬可被充分加熱以進行退火，但不會將器件之其餘部分加熱至特定溫度，否則在該等溫度下將破壞或毀壞聚醯亞胺層52。一旦形成陰極歐姆層20且經退火後，如圖25所說明，在陰極歐姆層20上形成陰極觸點18以為肖特基二極體10提供焊接或類似界面。
    利用本文所揭示之構思，可設計極高效能的肖特基二極體10以用於需要各種操作參數之各種應用。在某些實施例中，與DC正向偏置電流有關之電流密度可能超過440安培/公分(ampere/cm)，且在其他實施例中可能超過500安培/公分。此外，在各種實施例中，肖特基二極體10可經建構而使DC正向偏置電流密度與反向偏置陽極-陰極電容之比率大於0.275、0.3、0.325、0.35、0.375及0.4安培/微微法(ampere/pico-Farad，A/pF)，其中反向偏置陽極-陰極電壓在使肖特基二極體反向偏置至作用區基本上完全空乏之點時測定。
    熟習此項技術者應認識到可對本發明實施例進行改良及修改。認為所有該等改良及修改均屬於本文及以下申請專利範圍中所揭示之構思的範疇。
    10‧‧‧肖特基二極體
    12‧‧‧基板
    14‧‧‧作用區
    16‧‧‧邊緣終端區
    18‧‧‧陰極觸點
    20‧‧‧陰極歐姆層
    22‧‧‧漂移層
    24‧‧‧肖特基層
    26‧‧‧陽極觸點
    28‧‧‧遮障層
    30‧‧‧接面遮障(JB)元件/JB元件
    30'‧‧‧拉伸條狀物/條狀JB元件/較低摻雜JB元件
    30"‧‧‧島狀物/島狀JB元件/較高摻雜JB元件
    32‧‧‧邊緣終端凹陷
    34‧‧‧凹陷孔
    36‧‧‧保護環
    38‧‧‧台面保護環
    40‧‧‧JB元件凹陷
    42‧‧‧保護環凹陷
    44‧‧‧台面保護環凹陷
    46‧‧‧熱氧化物層
    48‧‧‧肖特基凹陷
    50‧‧‧包封層
    52‧‧‧聚醯亞胺層
    54‧‧‧陽極孔
    J1‧‧‧肖特基接面
    J2‧‧‧JB接面/第一JB接面
    J3‧‧‧第二JB接面
    圖1為本發明之一個實施例的肖特基二極體的橫截面圖。
    圖2為本發明之一個實施例的無肖特基層及陽極觸點之肖特基二極體的俯視圖。
    圖3為本發明之第二實施例的無肖特基層及陽極觸點之肖特基二極體的俯視圖。
    圖4為本發明之第三實施例的無肖特基層及陽極觸點之肖特基二極體的俯視圖。
    圖5為本發明之第四實施例的無肖特基層及陽極觸點之肖特基二極體的俯視圖。
    圖6為本發明之一個實施例的具有均勻JB陣列之肖特基二極體的部分橫截面圖。
    圖7為本發明之另一實施例的具有不均勻JB陣列之肖特基二極體的部分橫截面圖。
    圖8為根據本發明之一個實施例在漂移層中針對JB元件、保護環及台面保護環中之各者採用凹陷的肖特基二極體的部分橫截面圖。
    圖9為根據本發明之另一實施例在漂移層中針對JB元件、保護環及台面保護環中之各者採用凹陷的肖特基二極體的部分橫截面圖。
    圖10至圖25說明製造根據圖1中所說明之實施例的肖特基二極體的所選加工步驟。
    10‧‧‧肖特基二極體
    12‧‧‧基板
    14‧‧‧作用區
    16‧‧‧邊緣終端區
    18‧‧‧陰極觸點
    20‧‧‧陰極歐姆層
    22‧‧‧漂移層
    24‧‧‧肖特基層
    26‧‧‧陽極觸點
    28‧‧‧遮障層
    30‧‧‧接面遮障(JB)元件/JB元件
    32‧‧‧邊緣終端凹陷
    34‧‧‧凹陷孔
    36‧‧‧保護環
    38‧‧‧台面保護環
    权利要求:
    Claims (39)
    [1] 一種肖特基二極體(Schottky diode)，其包含：一漂移層，其具有一與一作用區有關之第一表面及一與該作用區實質上側向相鄰之邊緣終端區，其中該漂移層主要摻雜有第一導電類型之摻雜材料，且該邊緣終端區具有一自該第一表面延伸至該漂移層中之邊緣終端凹陷；一肖特基層(Schottky layer)，其在該第一表面之該作用區上以形成一肖特基接面(Schottky junction)，該肖特基層由能夠提供低遮障高度之金屬形成；一邊緣終端結構，其在該邊緣終端凹陷之一底表面中形成。
    [2] 如請求項1之肖特基二極體，其中該肖特基接面之遮障高度為小於0.9電子伏特(electron volt)。
    [3] 如請求項1之肖特基二極體，其中：該肖特基層之該能夠提供低遮障高度之金屬包含鉭；且該邊緣終端凹陷實質上圍繞該作用區延伸；且該邊緣終端結構包含實質上圍繞該作用區延伸之複數個保護環。
    [4] 如請求項3之肖特基二極體，其中該作用區設置於該漂移層中之一台面上且進一步包含一實質上圍繞該肖特基層延伸之台面保護環以使得該台面保護環存在於該肖特基層與該複數個保護環之間。
    [5] 如請求項4之肖特基二極體，其中一凹陷孔在該漂移層中在該邊緣終端凹陷之該底表面下形成，且該凹陷孔摻雜有第二導電類型之摻雜材料，該第二導電類型與該第一導電類型相反。
    [6] 如請求項3之肖特基二極體，其中該漂移層在一變薄之基板上形成，該變薄之基板係在形成該漂移層後變薄。
    [7] 如請求項6之肖特基二極體，其中該肖特基層之該能夠提供低遮障高度之金屬基本上由鉭組成。
    [8] 如請求項3之肖特基二極體，其中：該肖特基層之該能夠提供低遮障高度之金屬包含鉭；且該漂移層包含碳化矽。
    [9] 如請求項8之肖特基二極體，其中該肖特基層之該能夠提供低遮障高度之金屬基本上由鉭組成。
    [10] 如請求項1之肖特基二極體，其中該肖特基層之該能夠提供低遮障高度之金屬包含鉭。
    [11] 如請求項1之肖特基二極體，其中該肖特基層之該能夠提供低遮障高度之金屬包含由鈦、鉻及鋁組成之群中之至少一者。
    [12] 如請求項1之肖特基二極體，其中該肖特基層之該能夠提供低遮障高度之金屬基本上由鉭組成。
    [13] 如請求項1之肖特基二極體，其中該邊緣終端結構包含至少一個保護環。
    [14] 如請求項1之肖特基二極體，其中該邊緣終端凹陷實質上圍繞該作用區延伸，且該邊緣終端結構包含實質上圍繞該作用區延伸之複數個保護環。
    [15] 如請求項14之肖特基二極體，其中該作用區設置於該漂移層中之一台面上且進一步包含一實質上圍繞該肖特基層延伸之台面保護環以使得該台面保護環存在於該肖特基層與該複數個保護環之間。
    [16] 如請求項15之肖特基二極體，其中該漂移層中圍繞該作用區之該第一表面包含一台面保護環凹陷以使得該台面保護環為一延伸至該漂移層中圍繞該台面保護環凹陷的摻雜區，且該摻雜區摻雜有第二導電類型之摻雜材料，該第二導電類型與該第一導電類型相反。
    [17] 如請求項14之肖特基二極體，其中一凹陷孔在該漂移層中在該邊緣終端凹陷之該底表面下形成，且該凹陷孔摻雜有第二導電類型之摻雜材料，該第二導電類型與該第一導電類型相反。
    [18] 如請求項14之肖特基二極體，其中該邊緣終端凹陷之該底表面包含複數個保護環凹陷以使得該複數個保護環中之至少一些為延伸至該漂移層中圍繞該複數個保護環凹陷之相應者的摻雜區，且該等摻雜區摻雜有第二導電類型之摻雜材料，該第二導電類型與該第一導電類型相反。
    [19] 如請求項1之肖特基二極體，其中該漂移層在一變薄之基板上形成，該變薄之基板係在形成該漂移層後變薄，且一陰極觸點在該變薄之基板之一底表面上形成。
    [20] 如請求項19之肖特基二極體，其中該變薄之基板為約50微米(micron)至200微米厚。
    [21] 如請求項1之肖特基二極體，其中該邊緣終端凹陷為大於0.2微米深。
    [22] 如請求項1之肖特基二極體，其中該邊緣終端凹陷為約0.2微米至0.5微米深。
    [23] 如請求項1之肖特基二極體，其進一步包含一在該漂移層中在該肖特基接面下形成之接面遮障元件陣列。
    [24] 如請求項23之肖特基二極體，其中該接面遮障元件陣列之各接面遮障元件與該接面遮障元件陣列之其他者實質上相同。
    [25] 如請求項23之肖特基二極體，其中該接面遮障元件陣列之至少一個第一接面遮障元件的尺寸或形狀與該接面遮障元件陣列之至少一個第二接面遮障元件實質上不同。
    [26] 如請求項23之肖特基二極體，其中該接面遮障元件陣列中之至少某些接面遮障元件為拉伸條狀物。
    [27] 如請求項23之肖特基二極體，其中在該第一表面中該接面遮障元件陣列中之至少某些接面遮障元件實質上為圓形。
    [28] 如請求項23之肖特基二極體，其中該漂移層之該第一表面在該作用區中包含複數個接面遮障元件凹陷以使得該接面遮障元件陣列之至少某些接面遮障元件為延伸至該漂移層中圍繞該複數個接面遮障元件凹陷之相應者的摻雜區，且該等摻雜區摻雜有第二導電類型之摻雜材料，該第二導電類型與該第一導電類型相反。
    [29] 如請求項1之肖特基二極體，其中該漂移層以一梯度方式主要摻雜有該第一導電類型之該摻雜材料，其中該漂移層在該第一表面附近具有較低摻雜濃度且在該漂移層之一第二表面附近具有有意提高之摻雜濃度，該第二表面實質上與該第一表面相對。
    [30] 如請求項1之肖特基二極體，其中該漂移層包含碳化矽。
    [31] 如請求項1之肖特基二極體，其中在正向偏置時支撐至少440安培/公分(amperes/cm)之DC電流密度。
    [32] 如請求項1之肖特基二極體，其中在正向偏置時支撐至少500安培/公分之DC電流密度。
    [33] 如請求項1之肖特基二極體，其中DC正向偏置電流密度與反向偏置陽極-陰極電容之比率為至少0.275安培/微微法(ampere/pico-Farad，A/pF)，其中反向偏置陽極-陰極電壓在使該肖特基二極體反向偏置至該作用區基本上完全空乏之一點時測定。
    [34] 如請求項1之肖特基二極體，其中DC正向偏置電流密度與反向偏置陽極-陰極電容之比率為至少0.3安培/微微法(A/pF)，其中反向偏置陽極-陰極電壓在使該肖特基二極體反向偏置至該作用區基本上完全空乏之一點時測定。
    [35] 如請求項1之肖特基二極體，其中DC正向偏置電流密度與反向偏置陽極-陰極電容之比率為至少0.35安培/微微法(A/pF)，其中反向偏置陽極-陰極電壓在使該肖特基二極體反向偏置至該作用區基本上完全空乏之一點時測定。
    [36] 一種肖特基二極體，其包含：一漂移層，其具有一與一作用區有關之第一表面及一與該作用區實質上側向相鄰之邊緣終端區，其中該漂移層包含碳化矽且摻雜有第一導電類型之摻雜材料，且該邊緣終端區具有一自該第一表面延伸至該漂移層中之邊緣終端凹陷；一肖特基層，其在該第一表面之該作用區上以形成一肖特基接面，所形成之該肖特基層包含鉭；一邊緣終端結構，其在該邊緣終端凹陷之一底表面中形成；及一接面遮障元件陣列，其在該肖特基接面下且在該漂移層中形成。
    [37] 如請求項36之肖特基二極體，其中該漂移層在一變薄之碳化矽基板上形成，該變薄之碳化矽基板係在形成該漂移層後變薄，且一陰極觸點在該變薄之碳化矽基板之一底表面上形成。
    [38] 如請求項37之肖特基二極體，其中該漂移層之該第一表面在該作用區中包含複數個接面遮障元件凹陷以使得該接面遮障元件陣列之至少某些接面遮障元件為延伸至該漂移層中圍繞該複數個接面遮障元件凹陷之相應者的摻雜區，且該等摻雜區摻雜有第二導電類型之摻雜材料，該第二導電類型與該第一導電類型相反。
    [39] 一種肖特基二極體，其包含：一基板；一漂移層，其在該基板上形成且具有一與一作用區有關之第一表面及一與該作用區實質上側向相鄰之邊緣終端區，其中該漂移層主要摻雜有第一導電類型之摻雜材料；及一肖特基層，其在該第一表面之該作用區上以形成一肖特基接面，其中該肖特基層由能夠提供低遮障高度之金屬形成，該漂移層具有一實質上圍繞該肖特基層延伸之台面保護環，且該基板在形成該漂移層後變薄。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI528568B|2016-04-01|肖特基二極體
    TWI487121B|2015-06-01|採用凹陷於接合遮障陣列元件之肖特基二極體
    TWI620332B|2018-04-01|採用凹陷于邊緣終端元件之邊緣終端結構
    JP6425659B2|2018-11-21|ショットキーダイオード及びショットキーダイオードの製造方法
    US9991399B2|2018-06-05|Passivation structure for semiconductor devices
    同族专利:
    公开号 | 公开日
    JP6417432B2|2018-11-07|
    US9865750B2|2018-01-09|
    WO2013036722A1|2013-03-14|
    KR20190063483A|2019-06-07|
    JP2014530484A|2014-11-17|
    US8680587B2|2014-03-25|
    EP2754181A1|2014-07-16|
    EP2754181B1|2017-07-12|
    KR20140074930A|2014-06-18|
    US20140145213A1|2014-05-29|
    KR101984836B1|2019-06-03|
    EP3240043A1|2017-11-01|
    CN103782393A|2014-05-07|
    US20150333191A1|2015-11-19|
    US9231122B2|2016-01-05|
    CN103782393B|2016-08-17|
    KR102116388B1|2020-06-01|
    US20130062723A1|2013-03-14|
    JP6088518B2|2017-03-01|
    JP2017118125A|2017-06-29|
    TWI528568B|2016-04-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN105765698A|2013-11-22|2016-07-13|富士电机株式会社|碳化硅半导体装置及碳化硅半导体装置的制造方法|US3439189A|1965-12-28|1969-04-15|Teletype Corp|Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means|
    US3629011A|1967-09-11|1971-12-21|Matsushita Electric Ind Co Ltd|Method for diffusing an impurity substance into silicon carbide|
    US3924024A|1973-04-02|1975-12-02|Ncr Co|Process for fabricating MNOS non-volatile memories|
    FR2347780B1|1976-07-21|1980-10-10|Bicosa Recherches||
    US4242690A|1978-06-06|1980-12-30|General Electric Company|High breakdown voltage semiconductor device|
    US4466172A|1979-01-08|1984-08-21|American Microsystems, Inc.|Method for fabricating MOS device with self-aligned contacts|
    JPH05850B2|1982-12-06|1993-01-06|Mitsubishi Electric Corp||
    US4570328A|1983-03-07|1986-02-18|Motorola, Inc.|Method of producing titanium nitride MOS device gate electrode|
    US4469022A|1983-04-01|1984-09-04|Permanent Label Corporation|Apparatus and method for decorating articles of non-circular cross-section|
    US4641174A|1983-08-08|1987-02-03|General Electric Company|Pinch rectifier|
    US4581542A|1983-11-14|1986-04-08|General Electric Company|Driver circuits for emitter switch gate turn-off SCR devices|
    US4644637A|1983-12-30|1987-02-24|General Electric Company|Method of making an insulated-gate semiconductor device with improved shorting region|
    JPH0378787B2|1984-05-14|1991-12-16|Mitsubishi Electric Corp||
    EP0176778B1|1984-09-28|1991-01-16|Siemens Aktiengesellschaft|Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung|
    JPH0544835B2|1985-02-20|1993-07-07|Tokyo Shibaura Electric Co||
    JPS62136072A|1985-12-10|1987-06-19|Fuji Electric Co Ltd|Manufacture of schottky barrier diode|
    JP2633536B2|1986-11-05|1997-07-23|株式会社東芝|接合型半導体基板の製造方法|
    US5041881A|1987-05-18|1991-08-20|The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration|Whiskerless Schottky diode|
    US4811065A|1987-06-11|1989-03-07|Siliconix Incorporated|Power DMOS transistor with high speed body diode|
    JPS6449273A|1987-08-19|1989-02-23|Mitsubishi Electric Corp|Semiconductor device and its manufacture|
    US4945394A|1987-10-26|1990-07-31|North Carolina State University|Bipolar junction transistor on silicon carbide|
    US4875083A|1987-10-26|1989-10-17|North Carolina State University|Metal-insulator-semiconductor capacitor formed on silicon carbide|
    US4866005A|1987-10-26|1989-09-12|North Carolina State University|Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide|
    US5011549A|1987-10-26|1991-04-30|North Carolina State University|Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon|
    JPH01117363A|1987-10-30|1989-05-10|Nec Corp|Vertical insulated gate field effect transistor|
    JPH02137368A|1988-11-18|1990-05-25|Toshiba Corp|Semiconductor rectifier|
    JP2667477B2|1988-12-02|1997-10-27|株式会社東芝|ショットキーバリアダイオード|
    JPH02275675A|1988-12-29|1990-11-09|Fuji Electric Co Ltd|Mos type semiconductor device|
    CA2008176A1|1989-01-25|1990-07-25|John W. Palmour|Silicon carbide schottky diode and method of making same|
    DE59010606D1|1989-03-29|1997-01-30|Siemens Ag|Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit|
    US5111253A|1989-05-09|1992-05-05|General Electric Company|Multicellular FET having a Schottky diode merged therewith|
    US4927772A|1989-05-30|1990-05-22|General Electric Company|Method of making high breakdown voltage semiconductor device|
    JPH0766971B2|1989-06-07|1995-07-19|シャープ株式会社|炭化珪素半導体装置|
    US5028977A|1989-06-16|1991-07-02|Massachusetts Institute Of Technology|Merged bipolar and insulated gate transistors|
    JPH0334466A|1989-06-30|1991-02-14|Nippon Telegr & Teleph Corp <Ntt>|Vertical-type double diffused mosfet|
    JP2623850B2|1989-08-25|1997-06-25|富士電機株式会社|伝導度変調型ｍｏｓｆｅｔ|
    JPH0750791B2|1989-09-20|1995-05-31|株式会社日立製作所|半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機|
    US4946547A|1989-10-13|1990-08-07|Cree Research, Inc.|Method of preparing silicon carbide surfaces for crystal growth|
    JPH03157974A|1989-11-15|1991-07-05|Nec Corp|Vertical type field effect transistor|
    JPH03225870A|1990-01-31|1991-10-04|Toshiba Corp|Manufacture of heterojunction bipolar transistor|
    US5166760A|1990-02-28|1992-11-24|Hitachi, Ltd.|Semiconductor Schottky barrier device with pn junctions|
    US5210051A|1990-03-27|1993-05-11|Cree Research, Inc.|High efficiency light emitting diodes from bipolar gallium nitride|
    JP2542448B2|1990-05-24|1996-10-09|シャープ株式会社|電界効果トランジスタおよびその製造方法|
    US5292501A|1990-06-25|1994-03-08|Degenhardt Charles R|Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining|
    US5200022A|1990-10-03|1993-04-06|Cree Research, Inc.|Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product|
    JPH04302172A|1991-03-29|1992-10-26|Kobe Steel Ltd|Diamond schottky diode|
    US5345100A|1991-03-29|1994-09-06|Shindengen Electric Manufacturing Co., Ltd.|Semiconductor rectifier having high breakdown voltage and high speed operation|
    US5262669A|1991-04-19|1993-11-16|Shindengen Electric Manufacturing Co., Ltd.|Semiconductor rectifier having high breakdown voltage and high speed operation|
    US5192987A|1991-05-17|1993-03-09|Apa Optics, Inc.|High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions|
    US5270554A|1991-06-14|1993-12-14|Cree Research, Inc.|High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide|
    US5155289A|1991-07-01|1992-10-13|General Atomics|High-voltage solid-state switching devices|
    US5170455A|1991-10-30|1992-12-08|At&T Bell Laboratories|Optical connective device|
    US5242841A|1992-03-25|1993-09-07|Texas Instruments Incorporated|Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate|
    US5459107A|1992-06-05|1995-10-17|Cree Research, Inc.|Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures|
    US6344663B1|1992-06-05|2002-02-05|Cree, Inc.|Silicon carbide CMOS devices|
    US5612260A|1992-06-05|1997-03-18|Cree Research, Inc.|Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures|
    US5726463A|1992-08-07|1998-03-10|General Electric Company|Silicon carbide MOSFET having self-aligned gate structure|
    US5587870A|1992-09-17|1996-12-24|Research Foundation Of State University Of New York|Nanocrystalline layer thin film capacitors|
    JP3146694B2|1992-11-12|2001-03-19|富士電機株式会社|炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法|
    US5506421A|1992-11-24|1996-04-09|Cree Research, Inc.|Power MOSFET in silicon carbide|
    KR100305123B1|1992-12-11|2001-11-22|비센트 비.인그라시아, 알크 엠 아헨|정적랜덤액세스메모리셀및이를포함하는반도체장치|
    US5342803A|1993-02-03|1994-08-30|Rohm, Co., Ltd.|Method for isolating circuit elements for semiconductor device|
    JP3117831B2|1993-02-17|2000-12-18|シャープ株式会社|半導体装置|
    JPH0799312A|1993-02-22|1995-04-11|Texas Instr Inc <Ti>|半導体装置とその製法|
    JP2811526B2|1993-04-19|1998-10-15|東洋電機製造株式会社|静電誘導ショットキー短絡構造を有する静電誘導型半導体素子|
    US6097046A|1993-04-30|2000-08-01|Texas Instruments Incorporated|Vertical field effect transistor and diode|
    US5371383A|1993-05-14|1994-12-06|Kobe Steel Usa Inc.|Highly oriented diamond film field-effect transistor|
    US5539217A|1993-08-09|1996-07-23|Cree Research, Inc.|Silicon carbide thyristor|
    US5479316A|1993-08-24|1995-12-26|Analog Devices, Inc.|Integrated circuit metal-oxide-metal capacitor and method of making same|
    JPH0766433A|1993-08-26|1995-03-10|Hitachi Ltd|半導体整流素子|
    JPH07122749A|1993-09-01|1995-05-12|Toshiba Corp|半導体装置及びその製造方法|
    US5510630A|1993-10-18|1996-04-23|Westinghouse Electric Corporation|Non-volatile random access memory cell constructed of silicon carbide|
    US5734180A|1995-06-02|1998-03-31|Texas Instruments Incorporated|High-performance high-voltage device structures|
    US5393993A|1993-12-13|1995-02-28|Cree Research, Inc.|Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices|
    US5396085A|1993-12-28|1995-03-07|North Carolina State University|Silicon carbide switching device with rectifying-gate|
    JPH07221327A|1994-02-01|1995-08-18|Murata Mfg Co Ltd|半導体装置|
    US5385855A|1994-02-24|1995-01-31|General Electric Company|Fabrication of silicon carbide integrated circuits|
    US5399887A|1994-05-03|1995-03-21|Motorola, Inc.|Modulation doped field effect transistor|
    US5488236A|1994-05-26|1996-01-30|North Carolina State University|Latch-up resistant bipolar transistor with trench IGFET and buried collector|
    CN1040814C|1994-07-20|1998-11-18|电子科技大学|一种用于半导体器件的表面耐压区|
    US5523589A|1994-09-20|1996-06-04|Cree Research, Inc.|Vertical geometry light emitting diode with group III nitride active layer and extended lifetime|
    JPH0897441A|1994-09-26|1996-04-12|Fuji Electric Co Ltd|炭化けい素ショットキーダイオードの製造方法|
    JPH08213607A|1995-02-08|1996-08-20|Ngk Insulators Ltd|半導体装置およびその製造方法|
    US5510281A|1995-03-20|1996-04-23|General Electric Company|Method of fabricating a self-aligned DMOS transistor device using SiC and spacers|
    JP3521246B2|1995-03-27|2004-04-19|沖電気工業株式会社|電界効果トランジスタおよびその製造方法|
    EP0735591B1|1995-03-31|1999-09-08|Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno|Improved DMOS device structure, and related manufacturing process|
    SE9501310D0|1995-04-10|1995-04-10|Abb Research Ltd|A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC|
    BR9608756A|1995-05-17|1999-07-06|Du Pont|Composto composição fungicida e método para controle de doenças de plantas|
    JPH08316164A|1995-05-17|1996-11-29|Hitachi Ltd|半導体素子の作成方法|
    JP3555250B2|1995-06-23|2004-08-18|株式会社デンソー|車両用交流発電機及びショットキバリアダイオード|
    US6693310B1|1995-07-19|2004-02-17|Mitsubishi Denki Kabushiki Kaisha|Semiconductor device and manufacturing method thereof|
    DE19530525A1|1995-08-19|1997-02-20|Daimler Benz Ag|Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung|
    US5967795A|1995-08-30|1999-10-19|Asea Brown Boveri Ab|SiC semiconductor device comprising a pn junction with a voltage absorbing edge|
    US6573534B1|1995-09-06|2003-06-03|Denso Corporation|Silicon carbide semiconductor device|
    DE19636302C2|1995-09-06|1998-08-20|Denso Corp|Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung|
    JP4001960B2|1995-11-03|2007-10-31|フリースケールセミコンダクターインコーポレイテッド|窒化酸化物誘電体層を有する半導体素子の製造方法|
    US5972801A|1995-11-08|1999-10-26|Cree Research, Inc.|Process for reducing defects in oxide layers on silicon carbide|
    US6136728A|1996-01-05|2000-10-24|Yale University|Water vapor annealing process|
    US6133587A|1996-01-23|2000-10-17|Denso Corporation|Silicon carbide semiconductor device and process for manufacturing same|
    JPH09205202A|1996-01-26|1997-08-05|Matsushita Electric Works Ltd|半導体装置|
    SE9601174D0|1996-03-27|1996-03-27|Abb Research Ltd|A method for producing a semiconductor device having a semiconductor layer of SiC and such a device|
    US5877045A|1996-04-10|1999-03-02|Lsi Logic Corporation|Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition|
    US5612567A|1996-05-13|1997-03-18|North Carolina State University|Schottky barrier rectifiers and methods of forming same|
    US5719409A|1996-06-06|1998-02-17|Cree Research, Inc.|Silicon carbide metal-insulator semiconductor field effect transistor|
    US5763905A|1996-07-09|1998-06-09|Abb Research Ltd.|Semiconductor device having a passivation layer|
    SE9602745D0|1996-07-11|1996-07-11|Abb Research Ltd|A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device|
    US6002159A|1996-07-16|1999-12-14|Abb Research Ltd.|SiC semiconductor device comprising a pn junction with a voltage absorbing edge|
    US5917203A|1996-07-29|1999-06-29|Motorola, Inc.|Lateral gate vertical drift region transistor|
    SE9602993D0|1996-08-16|1996-08-16|Abb Research Ltd|A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC|
    DE19633184B4|1996-08-17|2006-10-05|Daimlerchrysler Ag|Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen|
    DE19633183A1|1996-08-17|1998-02-19|Daimler Benz Ag|Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung|
    US5939763A|1996-09-05|1999-08-17|Advanced Micro Devices, Inc.|Ultrathin oxynitride structure and process for VLSI applications|
    EP0837508A3|1996-10-18|1999-01-20|Hitachi, Ltd.|Semiconductor device and electric power conversion apparatus therewith|
    US6028012A|1996-12-04|2000-02-22|Yale University|Process for forming a gate-quality insulating layer on a silicon carbide substrate|
    US5837572A|1997-01-10|1998-11-17|Advanced Micro Devices, Inc.|CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein|
    SE9700141D0|1997-01-20|1997-01-20|Abb Research Ltd|A schottky diode of SiC and a method for production thereof|
    SE9700156D0|1997-01-21|1997-01-21|Abb Research Ltd|Junction termination for Si C Schottky diode|
    US6180958B1|1997-02-07|2001-01-30|James Albert Cooper, Jr.|Structure for increasing the maximum voltage of silicon carbide power transistors|
    DE19809554B4|1997-03-05|2008-04-03|Denso Corp., Kariya|Siliziumkarbidhalbleitervorrichtung|
    EP0865085A1|1997-03-11|1998-09-16|STMicroelectronics S.r.l.|Insulated gate bipolar transistor with high dynamic ruggedness|
    US6078090A|1997-04-02|2000-06-20|Siliconix Incorporated|Trench-gated Schottky diode with integral clamping diode|
    JPH10284718A|1997-04-08|1998-10-23|Fuji Electric Co Ltd|絶縁ゲート型サイリスタ|
    JP3287269B2|1997-06-02|2002-06-04|富士電機株式会社|ダイオードとその製造方法|
    DE19723176C1|1997-06-03|1998-08-27|Daimler Benz Ag|Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung|
    US5969378A|1997-06-12|1999-10-19|Cree Research, Inc.|Latch-up free power UMOS-bipolar transistor|
    US6121633A|1997-06-12|2000-09-19|Cree Research, Inc.|Latch-up free power MOS-bipolar transistor|
    JP3618517B2|1997-06-18|2005-02-09|三菱電機株式会社|半導体装置およびその製造方法|
    US5877041A|1997-06-30|1999-03-02|Harris Corporation|Self-aligned power field effect transistor in silicon carbide|
    US6063698A|1997-06-30|2000-05-16|Motorola, Inc.|Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits|
    DE19832329A1|1997-07-31|1999-02-04|Siemens Ag|Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit|
    JP3180895B2|1997-08-18|2001-06-25|富士電機株式会社|炭化けい素半導体装置の製造方法|
    WO1999009598A1|1997-08-20|1999-02-25|Siemens Aktiengesellschaft|Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur|
    US6239463B1|1997-08-28|2001-05-29|Siliconix Incorporated|Low resistance power MOSFET or other device containing silicon-germanium layer|
    JP2001516156A|1997-09-10|2001-09-25|インフィネオンテクノロジースアクチエンゲゼルシャフト|半導体構成素子|
    SE9704150D0|1997-11-13|1997-11-13|Abb Research Ltd|Semiconductor device of SiC with insulating layer a refractory metal nitride layer|
    JP3085272B2|1997-12-19|2000-09-04|富士電機株式会社|炭化けい素半導体装置の熱酸化膜形成方法|
    JPH11191559A|1997-12-26|1999-07-13|Matsushita Electric Works Ltd|Ｍｏｓｆｅｔの製造方法|
    JPH11251592A|1998-01-05|1999-09-07|Denso Corp|炭化珪素半導体装置|
    JP3216804B2|1998-01-06|2001-10-09|富士電機株式会社|炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ|
    JPH11266017A|1998-01-14|1999-09-28|Denso Corp|炭化珪素半導体装置及びその製造方法|
    JPH11238742A|1998-02-23|1999-08-31|Denso Corp|炭化珪素半導体装置の製造方法|
    JPH11261061A|1998-03-11|1999-09-24|Denso Corp|炭化珪素半導体装置及びその製造方法|
    JP3893725B2|1998-03-25|2007-03-14|株式会社デンソー|炭化珪素半導体装置の製造方法|
    JPH11330468A|1998-05-20|1999-11-30|Hitachi Ltd|半導体集積回路装置の製造方法および半導体集積回路装置|
    US6627539B1|1998-05-29|2003-09-30|Newport Fab, Llc|Method of forming dual-damascene interconnect structures employing low-k dielectric materials|
    US6107142A|1998-06-08|2000-08-22|Cree Research, Inc.|Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion|
    US6100169A|1998-06-08|2000-08-08|Cree, Inc.|Methods of fabricating silicon carbide power devices by controlled annealing|
    US6316793B1|1998-06-12|2001-11-13|Cree, Inc.|Nitride based transistors on semi-insulating silicon carbide substrates|
    JP4123636B2|1998-06-22|2008-07-23|株式会社デンソー|炭化珪素半導体装置及びその製造方法|
    US5960289A|1998-06-22|1999-09-28|Motorola, Inc.|Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region|
    JP3959856B2|1998-07-31|2007-08-15|株式会社デンソー|炭化珪素半導体装置及びその製造方法|
    US6221700B1|1998-07-31|2001-04-24|Denso Corporation|Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities|
    JP2000106371A|1998-07-31|2000-04-11|Denso Corp|炭化珪素半導体装置の製造方法|
    US6329675B2|1999-08-06|2001-12-11|Cree, Inc.|Self-aligned bipolar junction silicon carbide transistors|
    US6246076B1|1998-08-28|2001-06-12|Cree, Inc.|Layered dielectric on silicon carbide semiconductor structures|
    JP3616258B2|1998-08-28|2005-02-02|株式会社ルネサステクノロジ|ショットキーダイオードおよびそれを用いた電力変換器|
    US6972436B2|1998-08-28|2005-12-06|Cree, Inc.|High voltage, high temperature capacitor and interconnection structures|
    SE9802909L|1998-08-31|1999-10-13|Abb Research Ltd|Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång|
    AT533178T|1998-09-09|2011-11-15|Texas Instruments Inc|Integrierter schaltkreis mit kondensator und diesbezügliches herstellungsverfahren|
    JP3361062B2|1998-09-17|2003-01-07|株式会社東芝|半導体装置|
    JP4186337B2|1998-09-30|2008-11-26|株式会社デンソー|炭化珪素半導体装置及びその製造方法|
    US6048766A|1998-10-14|2000-04-11|Advanced Micro Devices|Flash memory device having high permittivity stacked dielectric and fabrication thereof|
    US6204203B1|1998-10-14|2001-03-20|Applied Materials, Inc.|Post deposition treatment of dielectric films for interface control|
    US6239466B1|1998-12-04|2001-05-29|General Electric Company|Insulated gate bipolar transistor for zero-voltage switching|
    US6190973B1|1998-12-18|2001-02-20|Zilog Inc.|Method of fabricating a high quality thin oxide|
    WO2000042662A1|1999-01-12|2000-07-20|eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG|Leistungshalbleiterbauelement mit mesa-randabschluss|
    US6252288B1|1999-01-19|2001-06-26|Rockwell Science Center, Llc|High power trench-based rectifier with improved reverse breakdown characteristic|
    US6228720B1|1999-02-23|2001-05-08|Matsushita Electric Industrial Co., Ltd.|Method for making insulated-gate semiconductor element|
    JP3943749B2|1999-02-26|2007-07-11|株式会社日立製作所|ショットキーバリアダイオード|
    JP2000261006A|1999-03-12|2000-09-22|Nippon Inter Electronics Corp|ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード|
    US6420225B1|1999-04-01|2002-07-16|Apd Semiconductor, Inc.|Method of fabricating power rectifier device|
    US6399996B1|1999-04-01|2002-06-04|Apd Semiconductor, Inc.|Schottky diode having increased active surface area and method of fabrication|
    US6448160B1|1999-04-01|2002-09-10|Apd Semiconductor, Inc.|Method of fabricating power rectifier device to vary operating parameters and resulting device|
    US6238967B1|1999-04-12|2001-05-29|Motorola, Inc.|Method of forming embedded DRAM structure|
    US6218680B1|1999-05-18|2001-04-17|Cree, Inc.|Semi-insulating silicon carbide without vanadium domination|
    JP2000349081A|1999-06-07|2000-12-15|Sony Corp|酸化膜形成方法|
    US6365932B1|1999-08-20|2002-04-02|Denso Corporation|Power MOS transistor|
    JP3630594B2|1999-09-14|2005-03-16|株式会社日立製作所|ＳｉＣショットキーダイオード|
    JP4192353B2|1999-09-21|2008-12-10|株式会社デンソー|炭化珪素半導体装置及びその製造方法|
    DE50009436D1|1999-09-22|2005-03-10|Siced Elect Dev Gmbh & Co Kg|SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung|
    US6373076B1|1999-12-07|2002-04-16|Philips Electronics North America Corporation|Passivated silicon carbide devices with low leakage current and method of fabricating|
    US6303508B1|1999-12-16|2001-10-16|Philips Electronics North America Corporation|Superior silicon carbide integrated circuits and method of fabricating|
    US7186609B2|1999-12-30|2007-03-06|Siliconix Incorporated|Method of fabricating trench junction barrier rectifier|
    US6703642B1|2000-02-08|2004-03-09|The United States Of America As Represented By The Secretary Of The Army|Silicon carbide gate turn-off thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state|
    US6475889B1|2000-04-11|2002-11-05|Cree, Inc.|Method of forming vias in silicon carbide and resulting devices and circuits|
    US7125786B2|2000-04-11|2006-10-24|Cree, Inc.|Method of forming vias in silicon carbide and resulting devices and circuits|
    US6784486B2|2000-06-23|2004-08-31|Silicon Semiconductor Corporation|Vertical power devices having retrograded-doped transition regions therein|
    JP3523156B2|2000-06-30|2004-04-26|株式会社東芝|半導体装置及びその製造方法|
    US6429041B1|2000-07-13|2002-08-06|Cree, Inc.|Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation|
    DE10036208B4|2000-07-25|2007-04-19|Siced Electronics Development Gmbh & Co. Kg|Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet|
    US6767843B2|2000-10-03|2004-07-27|Cree, Inc.|Method of N2O growth of an oxide layer on a silicon carbide layer|
    US7067176B2|2000-10-03|2006-06-27|Cree, Inc.|Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment|
    US6610366B2|2000-10-03|2003-08-26|Cree, Inc.|Method of N2O annealing an oxide layer on a silicon carbide layer|
    US6956238B2|2000-10-03|2005-10-18|Cree, Inc.|Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel|
    US6593620B1|2000-10-06|2003-07-15|General Semiconductor, Inc.|Trench DMOS transistor with embedded trench schottky rectifier|
    JP3881840B2|2000-11-14|2007-02-14|独立行政法人産業技術総合研究所|半導体装置|
    US6548333B2|2000-12-01|2003-04-15|Cree, Inc.|Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment|
    JP3940560B2|2001-01-25|2007-07-04|独立行政法人産業技術総合研究所|半導体装置の製造方法|
    JP3655834B2|2001-03-29|2005-06-02|株式会社東芝|半導体装置|
    DE10214150B4|2001-03-30|2009-06-18|Denso Corporation, Kariya|Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben|
    JP4892787B2|2001-04-09|2012-03-07|株式会社デンソー|ショットキーダイオード及びその製造方法|
    US6524900B2|2001-07-25|2003-02-25|Abb Research, Ltd|Method concerning a junction barrier Schottky diode, such a diode and use thereof|
    US20030025175A1|2001-07-27|2003-02-06|Sanyo Electric Company, Ltd.|Schottky barrier diode|
    JP4026339B2|2001-09-06|2007-12-26|豊田合成株式会社|ＳｉＣ用電極及びその製造方法|
    JP4064085B2|2001-10-18|2008-03-19|三菱電機株式会社|半導体装置及びその製造方法|
    JP3559971B2|2001-12-11|2004-09-02|日産自動車株式会社|炭化珪素半導体装置およびその製造方法|
    JP4044332B2|2001-12-26|2008-02-06|関西電力株式会社|高耐電圧半導体装置|
    JP3778153B2|2002-02-19|2006-05-24|日産自動車株式会社|炭化珪素ショットキーダイオードおよびその製造方法|
    US7183575B2|2002-02-19|2007-02-27|Nissan Motor Co., Ltd.|High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode|
    US6855970B2|2002-03-25|2005-02-15|Kabushiki Kaisha Toshiba|High-breakdown-voltage semiconductor device|
    AU2003280487A1|2002-06-28|2004-01-19|National Institute Of Advanced Industrial Science And Technology|Semiconductor device and its manufacturing method|
    JP4319810B2|2002-07-16|2009-08-26|日本インター株式会社|半導体装置及びその製造方法|
    JP4086602B2|2002-09-17|2008-05-14|株式会社日立製作所|多気筒エンジンの制御装置及び制御方法|
    US7217950B2|2002-10-11|2007-05-15|Nissan Motor Co., Ltd.|Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same|
    US7132321B2|2002-10-24|2006-11-07|The United States Of America As Represented By The Secretary Of The Navy|Vertical conducting power semiconductor devices implemented by deep etch|
    DE10259373B4|2002-12-18|2012-03-22|Infineon Technologies Ag|Überstromfeste Schottkydiode mit niedrigem Sperrstrom|
    US7221010B2|2002-12-20|2007-05-22|Cree, Inc.|Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors|
    US7026650B2|2003-01-15|2006-04-11|Cree, Inc.|Multiple floating guard ring edge termination for silicon carbide devices|
    JP2004247545A|2003-02-14|2004-09-02|Nissan Motor Co Ltd|半導体装置及びその製造方法|
    US7217954B2|2003-03-18|2007-05-15|Matsushita Electric Industrial Co., Ltd.|Silicon carbide semiconductor device and method for fabricating the same|
    KR100900562B1|2003-03-24|2009-06-02|페어차일드코리아반도체 주식회사|향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터|
    US7074643B2|2003-04-24|2006-07-11|Cree, Inc.|Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same|
    US6979863B2|2003-04-24|2005-12-27|Cree, Inc.|Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same|
    US20050012143A1|2003-06-24|2005-01-20|Hideaki Tanaka|Semiconductor device and method of manufacturing the same|
    JP2005057080A|2003-08-05|2005-03-03|Nippon Inter Electronics Corp|半導体装置|
    US20050104072A1|2003-08-14|2005-05-19|Slater David B.Jr.|Localized annealing of metal-silicon carbide ohmic contacts and devices so formed|
    US7973381B2|2003-09-08|2011-07-05|International Rectifier Corporation|Thick field oxide termination for trench schottky device|
    US7018554B2|2003-09-22|2006-03-28|Cree, Inc.|Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices|
    US7291529B2|2003-11-12|2007-11-06|Cree, Inc.|Methods of processing semiconductor wafer backsides having light emitting devices thereon|
    JP2005167035A|2003-12-03|2005-06-23|Kansai Electric Power Co Inc:The|炭化珪素半導体素子およびその製造方法|
    WO2005065385A2|2003-12-30|2005-07-21|Fairchild Semiconductor Corporation|Power semiconductor devices and methods of manufacture|
    US7005333B2|2003-12-30|2006-02-28|Infineon Technologies Ag|Transistor with silicon and carbon layer in the channel region|
    US7407837B2|2004-01-27|2008-08-05|Fuji Electric Holdings Co., Ltd.|Method of manufacturing silicon carbide semiconductor device|
    JP2005303027A|2004-04-13|2005-10-27|Nissan Motor Co Ltd|半導体装置|
    DE102005017814B4|2004-04-19|2016-08-11|Denso Corporation|Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung|
    US7071518B2|2004-05-28|2006-07-04|Freescale Semiconductor, Inc.|Schottky device|
    US20060006394A1|2004-05-28|2006-01-12|Caracal, Inc.|Silicon carbide Schottky diodes and fabrication method|
    US7118970B2|2004-06-22|2006-10-10|Cree, Inc.|Methods of fabricating silicon carbide devices with hybrid well regions|
    KR101187084B1|2004-07-08|2012-09-28|미시시피 주립대학|탄화실리콘으로 제조된 모놀리식 수직 접합 전계 효과트랜지스터와 쇼트키 장벽 다이오드 및 그 제조 방법|
    EP1619276B1|2004-07-19|2017-01-11|Norstel AB|Homoepitaxial growth of SiC on low off-axis SiC wafers|
    US20060211210A1|2004-08-27|2006-09-21|Rensselaer Polytechnic Institute|Material for selective deposition and etching|
    JP4777630B2|2004-09-21|2011-09-21|株式会社日立製作所|半導体装置|
    JP3914226B2|2004-09-29|2007-05-16|株式会社東芝|高耐圧半導体装置|
    JP4954463B2|2004-10-22|2012-06-13|三菱電機株式会社|ショットキーバリアダイオード|
    DE102004053761A1|2004-11-08|2006-05-18|Robert Bosch Gmbh|Halbleitereinrichtung und Verfahren für deren Herstellung|
    JP4899405B2|2004-11-08|2012-03-21|株式会社デンソー|炭化珪素半導体装置およびその製造方法|
    US7304363B1|2004-11-26|2007-12-04|United States Of America As Represented By The Secretary Of The Army|Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device|
    JP4764003B2|2004-12-28|2011-08-31|日本インター株式会社|半導体装置|
    US7737522B2|2005-02-11|2010-06-15|Alpha & Omega Semiconductor, Ltd.|Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction|
    US9419092B2|2005-03-04|2016-08-16|Vishay-Siliconix|Termination for SiC trench devices|
    US7615774B2|2005-04-29|2009-11-10|Cree.Inc.|Aluminum free group III-nitride based high electron mobility transistors|
    US7544963B2|2005-04-29|2009-06-09|Cree, Inc.|Binary group III-nitride based high electron mobility transistors|
    US8901699B2|2005-05-11|2014-12-02|Cree, Inc.|Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection|
    US7679223B2|2005-05-13|2010-03-16|Cree, Inc.|Optically triggered wide bandgap bipolar power switching devices and circuits|
    US7414268B2|2005-05-18|2008-08-19|Cree, Inc.|High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities|
    JP4942134B2|2005-05-20|2012-05-30|日産自動車株式会社|炭化珪素半導体装置の製造方法|
    US7528040B2|2005-05-24|2009-05-05|Cree, Inc.|Methods of fabricating silicon carbide devices having smooth channels|
    US20060267021A1|2005-05-27|2006-11-30|General Electric Company|Power devices and methods of manufacture|
    JP4777699B2|2005-06-13|2011-09-21|本田技研工業株式会社|バイポーラ型半導体装置およびその製造方法|
    GB0512095D0|2005-06-14|2005-07-20|Unilever Plc|Fabric softening composition|
    US7548112B2|2005-07-21|2009-06-16|Cree, Inc.|Switch mode power amplifier using MIS-HEMT with field plate extension|
    JP2007036052A|2005-07-28|2007-02-08|Toshiba Corp|半導体整流素子|
    JP5303819B2|2005-08-05|2013-10-02|住友電気工業株式会社|半導体装置およびその製造方法|
    US7304334B2|2005-09-16|2007-12-04|Cree, Inc.|Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same|
    WO2007035333A1|2005-09-16|2007-03-29|Cree, Inc.|Methods of processing semiconductor wafers having silicon carbide power devices thereon|
    JP2007103784A|2005-10-06|2007-04-19|Matsushita Electric Ind Co Ltd|ヘテロ接合バイポーラトランジスタ|
    US7345310B2|2005-12-22|2008-03-18|Cree, Inc.|Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof|
    US7592211B2|2006-01-17|2009-09-22|Cree, Inc.|Methods of fabricating transistors including supported gate electrodes|
    JP2007220889A|2006-02-16|2007-08-30|Central Res Inst Of Electric Power Ind|ショットキー接合型半導体素子およびその製造方法|
    JP4257921B2|2006-03-02|2009-04-30|シャープ株式会社|折畳み式携帯電子機器|
    JP4781850B2|2006-03-03|2011-09-28|ナップエンタープライズ株式会社|音声入力イヤーマイク|
    US20070228505A1|2006-04-04|2007-10-04|Mazzola Michael S|Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making|
    JP2007305609A|2006-04-10|2007-11-22|Matsushita Electric Ind Co Ltd|半導体装置|
    JP5560519B2|2006-04-11|2014-07-30|日産自動車株式会社|半導体装置及びその製造方法|
    JP2007287782A|2006-04-13|2007-11-01|Hitachi Ltd|メサ型バイポーラトランジスタ|
    US7728403B2|2006-05-31|2010-06-01|Cree Sweden Ab|Semiconductor device|
    US7372087B2|2006-06-01|2008-05-13|Northrop Grumman Corporation|Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage|
    JP5306193B2|2006-06-29|2013-10-02|クリーインコーポレイテッド|ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法|
    JP4921880B2|2006-07-28|2012-04-25|株式会社東芝|高耐圧半導体装置|
    US8432012B2|2006-08-01|2013-04-30|Cree, Inc.|Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same|
    US7728402B2|2006-08-01|2010-06-01|Cree, Inc.|Semiconductor devices including schottky diodes with controlled breakdown|
    JP5645404B2|2006-08-17|2014-12-24|クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ．|高電力絶縁ゲート・バイポーラ・トランジスタ|
    US7595241B2|2006-08-23|2009-09-29|General Electric Company|Method for fabricating silicon carbide vertical MOSFET devices|
    JP5046083B2|2006-08-24|2012-10-10|独立行政法人産業技術総合研究所|炭化珪素半導体装置の製造方法|
    JP5098293B2|2006-10-30|2012-12-12|富士電機株式会社|ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法|
    JP2008147362A|2006-12-08|2008-06-26|Toyota Central R&D Labs Inc|半導体装置|
    JP4314277B2|2007-01-11|2009-08-12|株式会社東芝|ＳｉＣショットキー障壁半導体装置|
    US8384181B2|2007-02-09|2013-02-26|Cree, Inc.|Schottky diode structure with silicon mesa and junction barrier Schottky wells|
    US8835987B2|2007-02-27|2014-09-16|Cree, Inc.|Insulated gate bipolar transistors including current suppressing layers|
    JP4450241B2|2007-03-20|2010-04-14|株式会社デンソー|炭化珪素半導体装置の製造方法|
    JP4620075B2|2007-04-03|2011-01-26|株式会社東芝|電力用半導体素子|
    JP4356767B2|2007-05-10|2009-11-04|株式会社デンソー|ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置|
    JP4375439B2|2007-05-30|2009-12-02|株式会社デンソー|ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置|
    US8866150B2|2007-05-31|2014-10-21|Cree, Inc.|Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts|
    JP4539684B2|2007-06-21|2010-09-08|株式会社デンソー|炭化珪素半導体装置およびその製造方法|
    JP4333782B2|2007-07-05|2009-09-16|株式会社デンソー|ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置|
    US7687825B2|2007-09-18|2010-03-30|Cree, Inc.|Insulated gate bipolar conduction transistors and related methods of fabrication|
    US8492771B2|2007-09-27|2013-07-23|Infineon Technologies Austria Ag|Heterojunction semiconductor device and method|
    WO2009061340A1|2007-11-09|2009-05-14|Cree, Inc.|Power semiconductor devices with mesa structures and buffer layers including mesa steps|
    JP2009141062A|2007-12-05|2009-06-25|Panasonic Corp|半導体装置及びその製造方法|
    US7989882B2|2007-12-07|2011-08-02|Cree, Inc.|Transistor with A-face conductive channel and trench protecting well region|
    JP2009177028A|2008-01-25|2009-08-06|Toshiba Corp|半導体装置|
    US9640609B2|2008-02-26|2017-05-02|Cree, Inc.|Double guard ring edge termination for silicon carbide devices|
    CN101978502B|2008-03-17|2012-11-14|三菱电机株式会社|半导体器件|
    US7851881B1|2008-03-21|2010-12-14|Microsemi Corporation|Schottky barrier diode and its off-shoot merged PN/Schottky diode or junction barrier Schottky diode|
    US7842590B2|2008-04-28|2010-11-30|Infineon Technologies Austria Ag|Method for manufacturing a semiconductor substrate including laser annealing|
    JP5415018B2|2008-05-13|2014-02-12|新電元工業株式会社|半導体装置|
    US8232558B2|2008-05-21|2012-07-31|Cree, Inc.|Junction barrier Schottky diodes with current surge capability|
    US8097919B2|2008-08-11|2012-01-17|Cree, Inc.|Mesa termination structures for power semiconductor devices including mesa step buffers|
    US8497552B2|2008-12-01|2013-07-30|Cree, Inc.|Semiconductor devices with current shifting regions and related methods|
    US8536582B2|2008-12-01|2013-09-17|Cree, Inc.|Stable power devices on low-angle off-cut silicon carbide crystals|
    US8288220B2|2009-03-27|2012-10-16|Cree, Inc.|Methods of forming semiconductor devices including epitaxial layers and related structures|
    US20100277839A1|2009-04-29|2010-11-04|Agilent Technologies, Inc.|Overpower protection circuit|
    JP5600411B2|2009-10-28|2014-10-01|三菱電機株式会社|炭化珪素半導体装置|
    US8372738B2|2009-10-30|2013-02-12|Alpha & Omega Semiconductor, Inc.|Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme|
    JP2011171551A|2010-02-19|2011-09-01|Toyota Motor Corp|半導体装置の製造方法|
    US8704292B2|2010-02-23|2014-04-22|Donald R. Disney|Vertical capacitive depletion field effect transistor|
    US9117739B2|2010-03-08|2015-08-25|Cree, Inc.|Semiconductor devices with heterojunction barrier regions and methods of fabricating same|
    CN103329088B|2011-01-27|2018-03-13|企业服务发展公司有限责任合伙企业|具有可变路径的电子书|
    US9318623B2|2011-04-05|2016-04-19|Cree, Inc.|Recessed termination structures and methods of fabricating electronic devices including recessed termination structures|
    US9142662B2|2011-05-06|2015-09-22|Cree, Inc.|Field effect transistor devices with low source resistance|
    KR20140048309A|2011-08-04|2014-04-23|쓰리엠 이노베이티브 프로퍼티즈 컴파니|배리어 조립체|
    US8680587B2|2011-09-11|2014-03-25|Cree, Inc.|Schottky diode|
    US8664665B2|2011-09-11|2014-03-04|Cree, Inc.|Schottky diode employing recesses for elements of junction barrier array|
    US8618582B2|2011-09-11|2013-12-31|Cree, Inc.|Edge termination structure employing recesses for edge termination elements|US9117739B2|2010-03-08|2015-08-25|Cree, Inc.|Semiconductor devices with heterojunction barrier regions and methods of fabricating same|
    US8680587B2|2011-09-11|2014-03-25|Cree, Inc.|Schottky diode|
    US8890293B2|2011-12-16|2014-11-18|Taiwan Semiconductor Manufacturing Company, Ltd.|Guard ring for through vias|
    US9406762B2|2012-05-17|2016-08-02|General Electric Company|Semiconductor device with junction termination extension|
    DE102013010187A1|2012-06-27|2014-01-02|Fairchild Semiconductor Corp.|Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis|
    US9991399B2|2012-10-04|2018-06-05|Cree, Inc.|Passivation structure for semiconductor devices|
    US8952481B2|2012-11-20|2015-02-10|Cree, Inc.|Super surge diodes|
    US8866148B2|2012-12-20|2014-10-21|Avogy, Inc.|Vertical GaN power device with breakdown voltage control|
    KR20140089639A|2013-01-03|2014-07-16|삼성전자주식회사|가변 저항 메모리 장치 및 그 형성 방법|
    TW201438232A|2013-03-26|2014-10-01|Anpec Electronics Corp|半導體功率元件及其製作方法|
    JP2014236171A|2013-06-05|2014-12-15|ローム株式会社|半導体装置およびその製造方法|
    US9245944B2|2013-07-02|2016-01-26|Infineon Technologies Ag|Silicon carbide device and a method for manufacturing a silicon carbide device|
    US9768259B2|2013-07-26|2017-09-19|Cree, Inc.|Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling|
    JP2015032627A|2013-07-31|2015-02-16|株式会社東芝|半導体装置|
    DE102013111966B4|2013-10-30|2017-11-02|Infineon Technologies Ag|Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung|
    JP6010773B2|2014-03-10|2016-10-19|パナソニックＩｐマネジメント株式会社|半導体素子及びその製造方法|
    EP2942805B1|2014-05-08|2017-11-01|Nexperia B.V.|Semiconductor device and manufacturing method|
    JP6347999B2|2014-06-25|2018-06-27|シナプティクス・ジャパン合同会社|ジャンクションバリアショットキーダイオード及びその製造方法|
    WO2016032316A1|2014-08-29|2016-03-03|Mimos Berhad|A method for manufacturing a large schottky diode|
    US9324827B1|2014-10-28|2016-04-26|Globalfoundries Inc.|Non-planar schottky diode and method of fabrication|
    US9583482B2|2015-02-11|2017-02-28|Monolith Semiconductor Inc.|High voltage semiconductor devices and methods of making the devices|
    US9741873B2|2015-03-27|2017-08-22|Fairchild Semiconductor Corporation|Avalanche-rugged silicon carbidepower Schottky rectifier|
    US10026805B2|2015-03-27|2018-07-17|Farichild Semiconductor Corporation|Avalanche-rugged silicon carbidepower device|
    JP6592950B2|2015-04-24|2019-10-23|富士電機株式会社|炭化ケイ素半導体装置の製造方法|
    US9368650B1|2015-07-16|2016-06-14|Hestia Power Inc.|SiC junction barrier controlled schottky rectifier|
    US10134920B2|2015-10-30|2018-11-20|Mitsubishi Electric Corporation|Silicon carbide semiconductor device|
    DE102015120668A1|2015-11-27|2017-06-01|Infineon Technologies Ag|Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes|
    WO2017135940A1|2016-02-03|2017-08-10|Microsemi Corporation|Sic transient voltage suppressor|
    JP6668847B2|2016-03-15|2020-03-18|富士電機株式会社|半導体装置および半導体装置の製造方法|
    US9978751B2|2016-05-20|2018-05-22|Mediatek Inc.|Semiconductor structure|
    KR20180002118A|2016-06-28|2018-01-08|삼성전자주식회사|쇼트키 다이오드를 갖는 전자 소자|
    US10083952B2|2017-02-02|2018-09-25|Globalfoundries Inc.|Diode-triggered schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control|
    US10510905B2|2017-07-06|2019-12-17|Cree, Inc.|Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region|
    WO2019097662A1|2017-11-17|2019-05-23|新電元工業株式会社|電力変換回路|
    JP2019125763A|2018-01-19|2019-07-25|ローム株式会社|半導体装置|
    US10608122B2|2018-03-13|2020-03-31|Semicondutor Components Industries, Llc|Schottky device and method of manufacture|
    JP6952631B2|2018-03-20|2021-10-20|株式会社東芝|半導体装置|
    KR102038525B1|2018-09-27|2019-11-26|파워큐브세미|Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드|
    KR102156685B1|2018-11-27|2020-09-16|한양대학교 산학협력단|2단자 수직형 사이리스터 기반 1t 디램|
    KR102224497B1|2019-08-28|2021-03-08|연세대학교 산학협력단|이차원 반도체 물질을 이용한 수직형 쇼트키 다이오드 및 이의 제조방법|
    KR102335550B1|2020-05-06|2021-12-08|파워큐브세미 |멀티에피를 활용하여 러기드니스가 강화된 실리콘카바이드 정션 배리어 쇼트키 다이오드|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/229,749|US8680587B2|2011-09-11|2011-09-11|Schottky diode|
    [返回顶部]